1.华为余承东，最新发声！
2.总投资5亿元，互创芯微静电卡盘总部项目签约落户无锡高新区；
3.世子合德完成7500万元A轮融资，系软件和信息技术服务商；
4.Overlord Labs获得种子轮融资，系电池智能芯片研发商；
5.芯联集成前三季度预盈6.81亿元：公司盈利持续加速；
6.清华大学团队作提出算法驱动的二维全互连微处理器的优化制造策略
1.华为余承东，最新发声！
华为常务董事、产品投资评审委员会主任、终端BG董事长余承东今日表示，问界品牌是鸿蒙智行第一个打造的品牌，凝聚了双方团队及产业伙伴的共同努力，也是跨界融合和产业升级的重要成果。
随着品牌的日益成熟，后续问界将以新的合作模式发展，由赛力斯主导、华为终端参与赋能，所有问界用户的既有权益和后续服务不受影响。余承东同时表示，鸿蒙智行将分出更多的资源与精力进一步强化尊界、享界、智界和尚界的投入，为消费者打造更多的高品质的产品，为中国汽车产业发展打造更多成功范式。
2.总投资5亿元，互创芯微静电卡盘总部项目签约落户无锡高新区
9月28日，互创芯微静电卡盘总部项目签约落户无锡高新区，将助力无锡高新区集成电路产业强链补链延链、增强关键环节自主可控能力，有力提升无锡高新区半导体装备与关键零部件本地配套水平。
无锡互创芯微半导体科技有限公司成立于2016年，于2024年6月落户无锡高新区，从事8-12英寸静电卡盘、喷淋头、真空计的维修与仿制。互创芯微静电卡盘总部项目计划总投资5亿元，建设陶瓷烧结车间、精密加工车间、千级洁净间及研发实验室，形成“研发+生产+销售”一体化总部基地。项目达产后，预计年产2500颗12英寸静电卡盘、5000颗8英寸静电卡盘。
据无锡高新区在线消息，互创芯微攻克国内技术等级最高的先进制程静电吸盘维修难题，成为国内头部客户（14-7 纳米制程）的国内供应商，并获得头部企业的深度维修测试订单。该公司于2025年入选国家高新技术企业、江苏省民营科技企业。
无锡高新区正聚力打造世界级集成电路产业集群，连续四年位列中国集成电路园区综合实力第二位，去年全区集成电路产业规模突破1800亿元，占全省总量三分之一、全国九分之一。区域已形成涵盖芯片设计、晶圆制造、封装测试、装备材料的全产业链立体式发展格局，建有国家级集成电路特色工艺和封装测试中心、国家芯火双创基地等公共服务平台，精心打造无锡半导体装备与关键零部件创新中心，能够为企业提供技术研发、检测验证、人才培养等全方位配套支撑。
3.世子合德完成7500万元A轮融资，系软件和信息技术服务商
近日，世子合德完成7500万元人民币A轮融资，本轮融资将重点用于AGI V2.0模型训练迭代、模型训练分布式多模态接口模型训练建设、“世子播播”一网全球布局市场拓展，进一步巩固公司在全球AGI训练自动化交易模型分布式接口上布局通用型服务模型训练端口，彻底实现全球互联网领域全覆盖。
世子合德是一家软件和信息技术服务商，致力于软件开发、互联网数据服务、网络与信息安全软件开发、区块链技术相关软件和服务等业务，同时开展互联网信息服务、药品互联网信息服务等许可项目及广告设计代理、会议及展览服务等配套业务，还搭建新型超算力国际互联网与物联网创业平台助力中小创业者及农商户发展。
4.Overlord Labs获得种子轮融资，系电池智能芯片研发商
近日，Overlord Labs获得种子轮融资，本轮融资由Band of Angels领投。
Overlord Labs是一家电池智能芯片研发商，独创硅与算法一体化架构，推出Genesis™电池智能IC，将高精度传感、物理电池模型、嵌入式计算集成于单颗芯片，配套OverMind自适应固件与OverWatch监控平台。
该芯片支持新型锂电体系，可预测电池失效，主打智能眼镜、可穿戴等边缘AI设备，后续将拓展车载与储能场景。
5.芯联集成前三季度预盈6.81亿元：公司盈利持续加速
9月28日，芯联集成(688469.SH)发布2026年前三季度业绩预告：
-公司预计营业收入约77.66亿元，同比增长约43.23%；
-归母净利润约6.81亿元，同比增长约11.44亿元，同比增速超2倍。
公司盈利改善不是一次性拐点，而是逐季加速的曲线。
今年上半年，公司首次实现半年度扭亏为盈；第三季度单季净利润更超过上半年两个季度之和，改善斜率进一步抬升。
公司盈利加速背后来自规模效应释放，运营效率持续优化。
随着销售放量所释放的规模效应、成本管控的扎实推进、工厂运营效率的持续优化，叠加产品结构升级，共同构筑了公司产品盈利能力的坚实支撑。
公司前三季度的成绩单只是阶段小结，公司将沿着既定战略，持续深耕AI、车载、工控等核心赛道，为全球新能源、智能化转型提供坚实支撑。
6. 清华大学团队作提出算法驱动的二维全互连微处理器的优化制造策略
近日，清华大学集成电路学院田禾副教授课题组和任天令教授团队等合作提出一种面向代工厂的二维芯片算法驱动的自适应优化制造策略，并基于此制备了基于二维材料的全互连微处理器。
图1.面向代工厂策略与传统实验室制备工艺在芯片制造流程上的对比
硅场效应晶体管（FET）的特征尺寸正逼近其物理极限，而二维（2D）材料凭借其超大比表面积、高强度和高迁移率等特性，有望用于构建具备高集成度和多功能特征的更小器件。特别是过渡金属硫族化合物（TMDs）具有独特的晶体和能带结构，由此衍生出优异的物理性质：首先，其表面具有原子级平整度且无悬挂键，在作为晶体管导电沟道时能有效避免载流子声子散射导致的性能退化；其次，其厚度不足1纳米，极具器件微缩潜力，并能克服极端尺寸下的短沟道效应（SCEs）。
自基于二硫化钼（MoS2）晶体管实现反相器、与非门、静态随机存取存储器和五级环形振荡器以来，基于TMDs的电路已发展至包含数百个逻辑门的大规模演示，并涵盖了电流源、放大器、触发器和加法器等多种功能应用。这些器件通常采用转移法制备，使二维材料能兼容传统硅基工艺并应用于多层堆叠异质结构及柔性基底等不同场景。然而，基于转移的二维材料的大规模电路构建方面仍具挑战：与体材料的制造不同，单原子层沟道在材料转移、栅介质沉积和接触金属加工过程中极易退化，导致由此组成的大规模电路中多级信号传输后出现输出错误，降低芯片良率。
研究报告了一种专为二维材料电路定制的垂直整合制造（IDM）策略，该方法通过对电路设计、版图设计、二维材料生长与转移、器件加工及芯片测试的六个环节进行迭代优化，成功制造了全互连的二维处理器，并可拓展至不同功能、不同规模的二维电路中。通过持续优化单晶体管性能和模块良率，并整合材料、工艺与测试流程，本方法有效规避了常见的器件失效和均一性差等问题（图1）。在材料生长方面，本项目合作团队四川大学实现了从2英寸至4英寸二硫化钼（MoS2）材料的连续生长，薄膜在全域范围内保持了高度的均匀性与极佳的覆盖率（图2）。在单器件制造方面，研究团队实施了算法驱动的自适应优化方法，通过动态调整器件参数，实现了从晶体管的导通电流、开关比和亚阈值摆幅的全面提升，并实现了较高的平均反相器增益（图3）。在电路模块优化方面，基于全二维晶体管的算术逻辑单元（ALU）、控制单元（CU）及D锁存器良率分别达到96.5%、79.5%和61.5%。与Intel 4004和8008等第一代硅基中央处理器（CPU）相比，研究中的二硫化钼（MoS2）芯片展现出更低的归一化功耗、更佳的多材料系统兼容性以及更高的集成潜力（图4）。
图2.晶圆级单层二硫化钼（MoS2）生长优化及其表征
图3.基于转移法的二硫化钼（MoS2）晶体管电学特性统计分析及反相器性能
图4.基于二硫化钼（MoS2）的全连接的中央处理器（CPU）及其与不同材料、规模的电路的对比
研究成果以“一种面向代工厂的二维全互连微处理器制造策略”（A towards-foundry strategy for creating fully interconnected two-dimensional microprocessors）为题，于2月26日在线发表于《自然·电子》（Nature Electronics）。
清华大学集成电路学院2024级博士生郭艺喆、2025级博士生张培根、2021级博士生刘晏铭、2024级硕士生刘志远、2022级博士生刘安晗和四川大学2025级博士生刘锦绣为论文共同第一作者，清华大学集成电路学院副教授田禾、教授任天令和四川大学教授王泽高为论文共同通讯作者。
研究得到国家自然科学基金委、北京市自然科学基金委、北京市自然科学基金-小米创新联合基金、清华-福州数据技术联合研究院、清华大学微纳加工中心、四川省科技计划项目和四川大学“双高计划”等的支持。（来源：清华大学集成电路学院）
