Alchip Technologies Ltd. (世芯电子) 表示，该公司已经流片了一款2nm测试芯片，并预计在2025年第一季度回片。
该公司还说，它正积极与客户合作进行2nm ASIC（专用集成电路）设计。
世芯没有透露代工厂的名称，但考虑到该公司对首创的纳米片和全栅极晶体管的重视，有强烈迹象表明世芯正在与台积电的2nm工艺合作，而不是与三星或英特尔合作。台积电的2nm制造工艺是该公司采用纳米片全栅极（GAA）晶体管结构的第一个节点，而三星则在其3nm节点上就引入了GAA。据报道，英特尔至少将跳过Intel 20A（2nm）节点，转而采用Intel 18A（1.8nm）节点。
世芯为数字CMOS ASIC提供物理设计和制造服务，并与多家代工厂合作，包括台积电、联电、中芯国际和三星，但主要与台积电合作。
测试芯片具有SRAM和硅传感器，可提供实时监控，并集成了共享和非共享电源域以及世芯所谓的轻量级I/O，以测试Chiplet（小芯片）和3D集成的适用性。
因此，该测试芯片将用于建立纳米片晶体管的设计流程和方法，并为2nm工艺技术生成功耗、性能和面积（PPA）数据。
世芯首席技术官Erez Shaizaf在一份声明中说：“我们开放业务，随时准备满足客户对2nm工艺的需求。这款测试芯片展示了我们推动高性能计算（HPC）和人工智能设计发展的能力。”
世芯首席执行官Johnny Shen补充说：“我们期待看到这一突破如何影响半导体行业。”（校对/孙乐）
