6月30日，上海证券交易所正式受理了集益威半导体（上海）股份有限公司（简称“集益威”）的科创板IPO申请。这家专注于解决“运力”瓶颈的芯片企业，拟募资30亿元，旨在通过资本市场的力量，进一步巩固其在高速互连领域的国产领先地位。
在当前人工智能与数据中心迅猛发展的背景下，算力固然是关键，但数据如何在芯片与芯片、板卡与板卡之间高效传输，同样决定着整个系统的效率。集益威正是这一关键领域的破局者。公司以高速SerDes技术为底层核心，致力于提供具有国际先进水平的高速互连完整解决方案。
自成立以来，集益威在技术攻坚上屡创佳绩。在芯片产品维度，公司于2023年依托自研56G SerDes技术推出支持400G/800G以太网数据传输的板级中继（Retimer）芯片；于2025年进一步依托自研112G SerDes技术推出用于光模块的400G/800G oDSP芯片。而在更具挑战性的IP授权领域，公司于2025年推出了达到业界商用最高速率的224G SerDes IP，并已实现授权。据统计，其2025年度56G及以上速率的高速SerDes IP在国内市场份额位居国产厂商第一，真正实现了对国际垄断的突破[citation:1]。
集益威的产品线高度聚焦于解决XPU等算力节点产生的数据通过各类有线介质传输的带宽瓶颈。其芯片与IP承担着数据交互中串并联转换的重要职能，性能直接关系到算力网络的规模与效率释放。目前，公司下游客户已广泛覆盖AI数据中心头部厂商、XPU行业头部厂商以及互连设备头部厂商，产品获得了市场的高度认可[citation:1]。
根据招股书披露，此次IPO募集的30亿元资金，将重点投向“面向人工智能及数据中心领域高速互连通信芯片研发及产业化项目”、“基于高速互连及数据转换核心IP的多场景ASIC芯片研发及产业化项目”以及前沿技术研发项目。这标志着集益威将从单一的IP和芯片供应商，向更加多元化的高速互连生态构建者迈进，持续赋能国家战略性新兴产业自立自强。
