5月27日至29日，2026第十届集微大会在上海张江科学会堂隆重举行。作为半导体与人工智能领域的重要年度盛会，本届大会汇聚了全球顶尖企业与行业专家，共同探讨端侧AI、先进封装、EDA工具等热点议题。其中，端侧AI峰会于5月28日成功举办，矽极软件技术（上海）有限公司创始人兼CEO蔡振出席并发表题为《矽极PCer布局编译器EDA工具解决芯片设计PPAT难题》的主题分享。
据介绍，矽极软件技术（上海）有限公司成立于2021年，总部位于中国上海，主营业务为数字芯片物理设计布局布线EDA软件的研发和销售，主要客户类型涵盖CPU、GPU、MCU、ASIC等所有与数字芯片物理设计相关的企业。公司曾获2022年“创客中国”上海市创新创业大赛5G应用一等奖、2025年“创业浦东”青年创新创业大赛二等奖，拥有授权发明专利及软件著作权共12件。
蔡振在分享中指出，数字芯片（GPU/CPU/AI/SoC）设计业面临的共同痛点是芯片设计关键指标PPAT较差，包括时域性能、功耗、面积和设计周期。现有EDA工具及自下而上的设计方法全局观缺位，严重不适用于AI大芯片设计。芯片面积被高估导致成本上升，全芯片时序未优化影响性能，不合理布局增加功耗，设计团队夜以继日赶工仍难以达到指标，市场窗口逐渐消失。
针对上述痛点，矽极软件推出了原创的Top-Down Cowork设计方法及其EDA布局设计平台PCer。蔡振通过多个案例展示了PCer的实际成效：在某公司网络AI通信芯片设计中，芯片面积从163.84 mm²减少至117.94 mm²，面积减少28%；在某公司低功耗传感器芯片设计中，漏电功耗减少40%；时序改善高达98%；在某公司多核芯片设计中，设计效率提升10倍以上，总设计时间仅16.11小时，由一人操作完成。
PCer支持行业标准数据输入（Verilog文件、Tech Lef、Macro Lef、.lib、.sdc、.tdf/.def、ITF/ICT/capTable文件等）和输出（Module .lef、所有模块的.def、模块.sdc和.lib），可与现有设计流程无缝对接，操作简单方便。
蔡振总结表示，PCer能够帮助客户快速设计出比市场竞争对手更低功耗、更低成本的芯片，将设计周期从以“月”计算缩短为以“周”计算，使芯片更早投入市场。
