近日，中国科学院计算技术研究所处理器芯片全国重点实验室关于可信执行环境和全同态加密硬件加速的两篇论文《When Cloud TEEs Encounter Availability: A Lightweight Framework for Verifiable CPU Availability》，《Hades: Harnessing Architecture Design Automation for Application-specific FHE Accelerators》被电子设计自动化领域顶级会议DAC 2026（Design Automation Conference，CCF-A类）接收。
论文
《When Cloud TEEs Encounter Availability: A Lightweight Framework for Verifiable CPU Availability》
该论文第一作者为实验室集成电路课题组博士生潘尚杰，通讯作者为杨英豪特别研究助理，合作作者包括李晓维研究员等。针对云环境中可信执行环境（TEE）长期“重机密性、轻可用性”的问题，研究团队提出了一种轻量级、可验证的 CPU 可用性保障框架 AvaTEE。现有主流 TEE（如 SGX、Keystone 等）将 CPU 调度完全交由不可信特权软件控制，导致安全应用（飞地）易遭受 CPU DoS 攻击，在强竞争负载下性能下降最高可达 94.8%，延迟增加近 20 倍。为此，AvaTEE 在不修改现有硬件架构的前提下，提出“资源协商 + 运行时保障”两阶段机制：在部署前，将 CPU 预算、周期与时间债务阈值等参数嵌入远程证明流程，由安全监控器生成带签名的资源承诺报告，使用户在上线前即可获得具备密码学保障的 CPU 可用性合约；在运行时，通过引入 Enclave Guardian Scheduler 和基于“时间债务”的预测中断机制，持续监测飞地的执行状态，一旦发现调度违约，立即绕过不可信特权软件强制执行飞地，偿还时间债务，从而防止其 CPU 饥饿。论文基于 RISC-V 香山南湖处理器，在 FPGA 平台上完成原型实现并在 Keystone 框架上进行系统评估，结果表明在无竞争情况下平均性能开销仅 1.70%，启动额外开销低于 2%，而在 stress-64 强攻击场景下原生系统延迟可恶化数百倍，AvaTEE 仍能保持接近稳定的执行性能。该工作弥补了传统远程证明仅验证“运行什么”而无法保障“如何运行”的语义缺口，为云环境下隐私计算与机密服务提供了可量化、可验证的可用性保障方案。
AvaTEE架构图和CPU可用性保障机制
论文
《Hades: Harnessing Architecture Design Automation for Application-specific FHE Accelerators》
该论文第一作者为实验室集成电路课题组博士生刘思霖，通讯作者为杨英豪特别研究助理，合作作者包括李晓维研究员等。针对固定架构的加速器无法在运行多样化的全同态加密（FHE）应用时保持高效的问题，研究团队提出了面向 FHE 加速器的自动化生成框架。不同FHE 应用在加密参数与计算特征方面呈现出高度多样化的特点，现有的 FHE 加速器架构采用固定设计，缺乏对应用多样性的灵活支持。Hades 采用软硬件协同的方法。在软件协同侧，Hades 对给定 FHE 应用的数据流图以及加密参数进行分析，建立应用到硬件架构的映射关系，并针对目标工作负载自动搜索最优的加速器配置。在硬件设计侧，Hades采用了多功能单元的微架构设计和可参数化的流水线计算单元、可分区化的存储单元的架构设计。Hades 的自动化能力不仅支持在 FPGA 上实现灵活的硬件部署，同时也为 ASIC 加速器设计提供了系统性的设计指导。实验结果表明，Hades 能够充分挖掘应用特定特征，自动生成高效的硬件架构。与当前先进的 FPGA 加速器Poseidon和FAB相比，Hades 在性能上实现了 1.99× 至 6.58× 的加速，同时资源消耗降低了 50%，与当前先进的 ASIC 加速器SHARP和CraterLake相比，Hades 实现了超过 3× 的性能提升；同时，Hades 在不同应用中实现了 65%–94% 的硬件利用率，相较于固定架构的加速器提升超过 2×。
Hades应用分析框架与硬件架构图
DAC 2026
DAC是电子设计自动化领域的国际顶级会议，主要聚焦集成电路设计、芯片设计方法学、电子系统自动化工具及其软硬件协同优化技术的前沿研究成果。自1964年创办以来，DAC始终引领全球电子设计自动化（EDA）领域的创新与发展，被誉为“芯片设计领域的风向标”，对推动半导体技术、人工智能驱动的设计工具以及高能效计算架构的研究起到了核心推动作用。第63届DAC会议将于2026年7月在美国加利福尼亚州举行，本届会议最终录用率仅为22.3%。
处理器芯片全国重点实验室依托中国科学院计算技术研究所，是中国科学院批准正式启动建设的首批重点实验室之一，并被科技部遴选为首批 20个标杆全国重点实验室，2022年5月开始建设。实验室学术委员会主任为孙凝晖院士，实验室主任为陈云霁研究员。实验室近年来获得了处理器芯片领域首个国家自然科学奖等6项国家级科技奖励；在处理器芯片领域国际顶级会议发表论文的数量长期列居中国第一；在国际上成功开创了深度学习处理器等热门研究方向；直接或间接孵化了总市值数千亿元的国产处理器产业头部企业。
更多信息请访问实验室主页：sklp.ict.ac.cn
处理器芯片全国重点实验室
实验室聚焦处理器芯片的能效墙、设计墙和指令集墙等核心科技问题，系统性发展相关领域的理论、技术、工具和原型芯片，推动处理器芯片科技研究的体系化发展。
4篇原创内容
公众号
