第31届集成电路设计业展览会（ICCAD-Expo 2025）将于11月20日至21日在中国·成都西博城举办。作为国内最早商用的形式验证EDA软件供应商、国内EDA领军企业华大九天战略持股企业，上海阿卡思微电子技术有限公司（以下称“上海阿卡思”）携多款高性能验证工具及主旨报告邀您共襄盛会。
本次大会以“点燃中国‘芯’的巅峰盛会”为主题，汇聚全球顶尖“芯”势力、行业领军人物、知名学者与企业代表，聚焦半导体产业最前沿的技术与发展趋势，共同探讨产业未来，书写中国集成电路的新篇章。
大会核心议程一览
大会开幕式及高峰论坛
时间:2025年11月20日，星期四
地点: 成都西博城 2层 7号馆
EDA与IC设计服务（一）分论坛
时间:2025年11月21日，星期五
地点:西博城一楼9号馆多功能厅-沈阳厅
阿卡思之声
时间：2025年11月21日，星期五，17:10-17:30
嘉宾：冯煌 上海阿卡思技术总监
主题：《工业级形式验证EDA在IC设计验证中的实践》
关于上海阿卡思
上海阿卡思微电子技术有限公司由硅谷回国的资深电子设计自动化(EDA)专家于2020年在上海张江高科技园区设立，旗下子公司成都奥卡思微电科技有限公司于2018年在成都高新区创立，公司聚集国际知名EDA公司和芯片设计公司具有多年研发经验的尖端人才，基于形式化方法为逻辑芯片设计和工控软件等提供验证工具及验证咨询服务，凭借在形式化方法领域深厚的技术积累及深入的产品实践，已推出三款商用性能优异的核心验证工具（Formal MC、Formal CEC、Formal HiLEC）及其他相关验证工具，服务于复杂芯片设计及通用设计流程，公司产品获得多个标杆客户，包括国家头部通讯、高性能计算及AI芯片企业的采购使用及好评。公司将紧密把握IC设计复杂度提升及验证方法学多样化需求提升的趋势，致力于成为国内领先的形式化技术开发与服务商。
关于产品介绍
Formal MC是一款使用最新形式化验证技术构建的形式化属性验证工具。该工具在多个Linux平台上全面支持Verilog/SystemVerilog/VHDL设计语言和SVA/OVL断言。FormalMC通过稳健的属性完备性检查、准确的功能覆盖率和机器学习辅助的快速回归实现形式验证签核。
Formal CEC是一款组合逻辑等价性检查工具，基于组合逻辑电路进行匹配和验证。FormalCEC简单快速地帮助用户保证在每一次电路文件发生改动之后，电路的功能仍然保持不变。同时可以应用于ASIC/SoC和FPGA设计流程某一个环节前后的设计代码间逻辑等价性检查。FPGA设计流程支持多个国外和国产FPGA厂家的工艺库。
Formal HiLEC采用模型检验与逻辑等价检查混合技术，利用C/C++黄金模型对数据流路径、浮点算术单元的RTL设计进行等价验证，验证RTL设计实现符合C/C++参考算法。该软件适用于AI/ML、数字信号处理、图像处理芯片设计。
