三星2025年量产2nm芯片:使用背面供电技术,芯片尺寸缩小17%

来源:爱集微 #三星# #2nm#
9502

近日有消息称,三星代工厂预计将于明年开始使用其第一代2nm工艺节点生产芯片,该节点将使EUV层的数量增加30%至26层。

ASML是全球唯一能够生产极紫外(EUV)光刻机的荷兰企业。EUV使用极细的线条将电路图案蚀刻到硅片上,以帮助放置芯片内的元件。智能手机中使用的处理器需要多层。

三星代工厂目前在3nm生产中使用20个EUV层,如果增加30%,其2nm芯片将使用26个EUV层。更多的EUV层会在芯片内部容纳更多的晶体管,从而使SoC能够处理更复杂的任务,同时消耗更少的电量。三星的2nm芯片将比当前一代芯片尺寸缩小17%,功能强大18%,效率提高15%。

除了使用更多EUV层之外,三星代工厂还将在2nm上使用背面供电技术(BSPDN)。这项技术通过将电源线移至芯片背面而非正面,使芯片尺寸减小17%。这减少了电压降,因为有了更多空间,线路可以做得更大。英特尔也在其PowerVia功能中使用了这项技术,它使芯片更强大、更高效。

展望2027年,三星代工厂预计将开始使用其1.4nm节点进行生产,届时EUV层的数量预计将增加到30层以上。晶体管数量将再次增加,应用处理器将比现在更强大、更节能。三星代工厂的主要竞争对手是台积电,这家代工厂目前在其3nm(N3x)生产中使用多达25个EUV层。

三星代工厂于2018年开始采用EUV光刻技术,当时它从10nm转向7nm。在EUV光刻技术出现之前,业界使用的是DUV(深紫外)光刻技术。三星代工厂还在使用EUV进行DRAM生产,其第六代10nm DRAM芯片的制造使用了7层EUV。另一家DRAM设计者和制造商SK海力士使用了5层EUV。

与三星代工厂一样,台积电将于明年开始生产2nm芯片,其1.4nm节点预计将在2027~2028年投入生产。(校对/孙乐)

责编: 李梅
来源:爱集微 #三星# #2nm#
THE END

*此内容为集微网原创,著作权归集微网所有,爱集微,爱原创

关闭
加载

PDF 加载中...