Jusung Engineering（周星工程）董事长Chul Joo Hwang表示，未来的半导体将把晶体管堆叠在一起。这是因为DRAM和逻辑芯片的扩展已达到极限，因此DRAM和逻辑芯片将像NAND一样将晶体管堆叠在一起以克服这一问题。
Chul Joo Hwang声称，这意味着需要开发更多的原子层沉积（ALD）技术，从而减少先进芯片生产过程中极紫外（EUV）光刻工艺步骤的使用，这是因为堆叠晶体管将减少将晶体管缩小到更小尺寸的需要。EUV是一种由荷兰ASML开发和供应的光刻技术。
据报道，深紫外（DUV）光刻设备预计将用于3D DRAM生产。
Chul Joo Hwang表示，随着堆叠变得越来越重要，ALD设备的需求也将增加。III-V和IGZO（氧化铟镓锌）半导体在生产中也需要ALD设备。
（校对/刘昕炜）
