随着半导体设计复杂度的指数级增长，继续沿用旧有的设计平台会带来严重的瓶颈。对于包含层级设计的库而言，将原理图设计升级到新的工艺制程是一项繁琐的工作。为了在保持所有连接关系完整的同时实现正确的 CDF 参数映射，Virtuoso 提供了一种便捷的设计迁移解决方案。
本次网络研讨会将提供一份循序渐进的路线图，介绍如何将成熟工艺制程节点的 IC 原理图迁移至先进工艺节点。工程师和 CAD 管理人员将了解如何在保留原有设计意图的同时，实现复杂数据库的平稳迁移，避免数据损坏，并充分利用先进的自动化功能，提升设计效率，加速产品开发进程。
本次研讨会将了解学习 Virtuoso 原理图迁移
License 许可证要求与配置
原理图迁移用户界面与工作流程
器件映射界面与文件配置
会议主题
Virtuoso Schematic Migration 概览
会议形式
在线直播
直播时间
2026 年 10 月 14 日（星期三）14:00-15:00，北京时间 CST
会议注册
您可复制下方链接至浏览器打开：
https://cadencedesign.registration.goldcast.io/webinar/43cdcd49-ebfa-48b7-9733-934b6373d595
或扫描下方二维码完成在线注册
*友情提示：报名审核通过后，参会入口将在会议前通过电子邮件发送。请确保填写的邮箱地址准确无误，以便及时接收会议通知。
在线研讨会受众人群
此次在线研讨会面向模拟/混合信号版图设计工程师。
初级工程师：学习 IC25.1 Virtuoso Schematic Migration，掌握新工具资深工程师：了解 IC25.1 Virtuoso Schematic Migration 的先进功能，提升工作效率
会议讲师
Foo Han YangCadence 高级首席应用工程师Foo Han Yang 是微电子学硕士，拥有 25 年模拟 IC EDA 工具相关经验，现任 Cadence 资深应用工程师，专注于 Virtuoso/Pegasus/Quantus 后端技术，覆盖版图设计，物理验证，寄生提取等关键技术支持。Han Yang 在模拟 IC 设计及 EDA 解决方案领域有着丰富的项目实战经验，擅长为客户提供高效、专业的技术服务。
