近日，清华大学集成电路学院潘思宁副教授与合作者围绕基准源电路数字化设计研究取得重要成果，在开创高精度模拟电路数字化设计新范式的同时，在电压与电流输出两种模式下均打破了当前CMOS基准源的最高精度记录。团队相关论文发表在集成电路设计顶级期刊JSSC上。
在近期AI蓬勃发展与AI辅助设计电路工具的逐步完善的推动下，数字集成电路设计自动化的进步速度远超过往。然而另一方面，模拟集成电路设计存在多目标强耦合、原理图与版图深度绑定，对寄生、匹配与工艺波动高度敏感等诸多挑战，且缺少标准化设计表达与充足公开数据集。模拟集成电路，特别是高精度模拟集成电路的 AI设计自动化面临更为严峻的挑战。
为实现高精度模拟集成电路AI设计自动化的目标，首要的步骤就是将模拟电路进行数字化改造。从2004年开始，研究者们针对不同模拟电路模块与功能进行了深入的分析与拆解。在时钟电路、放大电路、供电电路等领域取得了一系列标志性的成果，主要包括德州仪器 Staszewski 团队在2004发表的全数字锁相环（ADPLL）电路、斯坦福大学Su团队2009年推广的数字功率放大器（Digital PA）电路、东京大学 Sakurai 团队在2011年提出的数字低压差线性稳压器（Digital LDO）电路等。但长期以来，基准源电路仍被广泛认为是纯模拟电路的代表，虽然有研究者利用数字电路辅助校准实现更高输出精度，但仍然以模拟思维进行着基准源的核心电路设计。
图1.传统设计与数字化基准源设计思路比较
潘思宁副教授与团队在对电路问题寻根溯源时意识到，从基准源电路生成方式来看，其基本电路可以极简为一个饱和区晶体管（电流基准源）或一个饱和区晶体管+一个电阻（电压基准源）。只要能精准控制饱和区晶体管栅极电压，在不同工艺角与温度下实现精准补偿，就可以实现电流与电压基准源。换言之，基准源生成问题可以转换为电路控制问题。据此，团队提出了“锁流环”电路结构。如图2所示，首先，晶体管输出电流进行准确复制后送入检测电路，利用ADC进行量化；之后，ADC量化后的结果进行高精度的数字校准与补偿，送入DAC后反馈控制基准源晶体管，实现环路锁定。相比传统结构，此数字化基准源（Digital Reference）方案极大简化了模拟电路复杂度：除ADC/DAC外，传统模拟电路只包含电流镜这一基本结构，充分利好工艺迁移与AI辅助设计自动化。
图2.基于锁流环的数字化设计电路结构原理
高度数字化的方案为电路带来了性能与灵活度的双重优势。在180nm标准工艺设计的原型芯片中，电路可以通过改变校准系数实现电压/电流两种模式输出，且输出值灵活可调。
图3.芯片照片与功耗/面积分配
在1.0V电压输出设定下，电路在-40°C ~125°C温度范围内实现了±0.027%的3σ误差，将原有CMOS电压基准源精度记录提升了2倍，且在调节至0.8V输出后，精度几乎不变。在电流模式下，3σ误差控制在±0.056%，实现了相比现有CMOS电流基准源2.5倍的精度提升。
图4.数字校准后电压输出特性
图5、数字校准后电流输出特性
总体而言，此项工作充分利用数字电路高精度优势，巧妙将基准源生成问题转换为环路控制问题，开创了基于锁流环（Current-Locked-Loop）的数字化基准源（Digital Reference）设计新范式，将数字化技术拓展到高精度模拟电路设计，为AI辅助设计高性能模拟电路设计进一步打下了基础。从实用角度，本项目也在国内缺乏高端齐纳工艺，高性能基准芯片性能落后情况下，探索了标准工艺+新电路设计实现国产替代的新路径。
相关成果以“Current-Locked-Loop: A Circuit Topology for Reconfigurable High-Accuracy CMOS References”为题，于2026年7月21日发表在集成电路设计顶级期刊JSSC（IEEE Journal of Solid-State Circuits）。
清华大学集成电路学院潘思宁副教授为论文第一作者与通讯作者，清华大学集成电路学院吴华强教授等为论文共同作者。清华大学为本论文的第一单位。该研究得到了国家自然科学基金委员会支持。
原文链接
https://ieeexplore.ieee.org/document/11615091
