近日，南方科技大学深港微电子学院潘权团队在高速有线芯片设计领域取得重要进展。相关成果以《A 2 × 56 Gb/s Single-Ended Orthogonal PAM-4 Transceiver With Encoder-Based Crosstalk Cancellation and Linearity Calibration Techniques in 28-nm CMOS》为题发表于集成电路顶级期刊IEEE Journal of Solid-State Circuits（JSSC）上。JSSC是集成电路设计领域的顶级期刊，也是中科院JCR分区体系中集成电路领域唯一的一区TOP期刊，以严苛的审稿过程、极具创新的芯片设计、全面而深刻的理论分析著称，投稿要求必须有芯片流片且实际测试指标世界领先。
随着云计算和人工智能等应用的发展，有线通信链路的数据速率被提升至100 Gb/s及以上，这对电路、封装、信道和无源器件的带宽提出了更高要求。传统差分信令受限于每引脚传输效率，在有限的I/O数量和信道带宽下，难以进一步提升链路吞吐量。单端多输入多输出（SE-MIMO）技术能够利用传统差分通道同时传输两路单端信号，在不增加信道带宽需求的情况下实现吞吐量翻倍，因此成为提升带宽密度的一种有前景的方案。然而，SE-MIMO链路中的强串扰会严重恶化信号完整性，不利于使用如PAM-4信令等高阶调制信令；另一方面，现有串扰消除方案均针对特定信道参数设计，信道的兼容性与串扰消除能力有限。这些因素限制了SE-MIMO链路实现更高的数据吞吐量和更广泛的应用场景。
针对这一问题，南方科技大学潘权教授团队从系统架构和电路设计入手，针对差分信道中的强串扰问题，从数学原理推导出发，提出了一种面向PAM-4信令的单端正交编码串扰消除技术，从原理上实现了信道串扰的几乎完全消除(>60 dB)，且具有广泛的信道适应性。此外，针对正交编码PAM-4信令线性度问题，本文提出了一种线性度校准技术，将发射机输出信号的线性度提升至0.94，并改善了接收机解码信噪比15dB。
图1 正交编码PAM-4收发机架构图
图2 (a)芯片照片、(b)测试眼图、(c)功耗分布图和(d)FoM值
图2(a), (b)和(c)分别展示了芯片照片、测试眼图和功耗分布图。测试结果表明，该收发机在28 nm CMOS工艺下实现了2 × 56 Gb/s的数据传输速率和1.8 pJ/b的能量效率。在-33 dB的插损串扰比条件下，开启正交编码串扰消除后，解码后的PAM-4信号实现了0.32UI的水平眼宽，验证了所提出正交编码串扰消除方法在SE-MIMO互连中的有效性。图2(d)展示了用来评估串扰消除能力的FoM值，所提出的正交编码串扰消除方法在综合考虑插损串扰比、数据率、能效指标，实现了最有的FoM值。
2026届博士毕业生程旭旭是论文的第一作者，深港微电子学院潘权教授为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的唯一单位，该论文得到了国家自然科学基金和深圳市重点研发计划经费的支持。
