在后摩尔时代，传统晶体管的“几何微缩”进程逐渐放缓，已经成为制约高性能AI芯片实现经济性和规模化发展的核心瓶颈。以“韬（τ）定律”为代表的集成电路发展新范式应运而生，通过3D堆叠多功能芯片，实现了系统级延迟的降低和等效集成密度的大幅提升。在边缘端，信息处理同样面临时延约束、功耗瓶颈与数据访存开销高等多重挑战，因此采用三维集成架构将传感单元、缓存单元与计算单元垂直堆叠于核心逻辑处理单元之上，构建“感存算一体化”的低延时、高能效边缘AI芯片，已成为重要的技术演进方向。
近日，中国科学院微电子研究所先导中心殷华湘团队联合清华大学集成电路学院唐建石团队，提出了一款面向视觉大模型加速的全低热预算“感存算一体化”单片三维集成原型芯片架构。该工作在单芯片内垂直异质集成多光谱碳纳米管传感单元、3D混合增益存算单元与混合CFET结构SRAM数字存算单元，并与DETR视觉大模型的注意力计算范式深度对齐。相比传统2D架构，有效提升了计算能效与处理时效，为边缘AI视觉计算提供了前瞻技术路径。
基于该成果的文章“Monolithic 3D Integration of Stacked IGZO/Si Memtransistor-based 2T0C Gain Cell for Attention Computation and CFET SRAM-DCIM with Multiple Spectral CNT Sensors for End-to-end Vision Transformers (ViTs) on Edge AI”入选VLSI 2026（2026 IEEE Symposium on VLSI Technology），并获得最佳学生论文提名奖，其中微电子所硕士生李延庆、博士生包运娇及清华大学博士生史明成为共同第一作者，微电子所黄河意副研究员、清华大学唐建石副教授、微电子所殷华湘研究员以及叶甜春研究员为共同通讯作者。
图1 芯片结构TEM表征及制备工艺流程
图2 全低热预算的单片三维集成芯片架构
图3 DETR视觉大模型算法及其硬件实现方案
图4 VLSI最佳学生论文提名奖
