—论坛信息— 名称：第3届光掩模与光刻胶技术论坛 时间：2026年4月24日 地点：上海 主办方：亚化咨询 —会议背景— 随着半导体工艺节点向2nm及以下推进，下一代光刻技术已成为行业焦点。主要方向包括高数值孔径极紫外（High-NA EUV）光刻、纳米压印光刻、电子束光刻、定向自组装（DSA）和X射线光刻等。这些技术旨在提升分辨率、降低成本并提高产量。2026年，高NA EUV已进入高容量制造阶段，而NIL和X射线光刻作为潜在颠覆者，正加速研发。 进入2026年，中国对高端光掩模的需求持续强劲增长，但技术研发、生产能力及产业链整合方面仍面临高成本、技术复杂性和供应链依赖等诸多挑战。全球半导体...

更多精彩，请点击上方蓝字关注我们！ Weekly News 集成电路行业资讯 产业聚焦 资讯速递 本周热点 1 多位专家集体发声：发力中国芯 全国两会召开前夕，王阳元院士、陈南翔博士等多位集成电路领域专家及企业家，在《科技导报》联名发表题为《构建自主可控的集成电路产业体系》的文章。文章直指我国产业存在的“小散弱”、同质化内卷及核心竞争力不足等问题，面对外部持续封锁，明确提出“丢掉幻想”的核心主张。文章建议，充分发挥新型举国体制优势，整合资源推进EUV光刻机等核心技术的系统集成，在“十五五”期间夯实自主可控产业链。同时强调，核心技术无法通过引进获得，唯有坚持自主研发，才是我国集成电路产业应对变...

全球半导体观察 TrendForce集邦咨询旗下全球半导体观察官方订阅号，专注于半导体晶圆代工、IC设计、IC封测、DRAM、NAND Flash、SSD、移动装置、PC相关零部件等产业，致力于提供半导体产业资讯、行情报价、市场趋势、产业数据、研究报告等。 2093篇原创内容 公众号 随着地中海的海风拂过西班牙巴塞罗那Fira Gran Via会展中心，2026年世界移动通信大会（MWC2026）落下帷幕。 本届MWC2026以“The IQ Era”为主题，6G技术研发与AI全场景落地成为核心看点。热潮背后，半导体领域同样精彩纷呈，从先进制程芯片、高端存储产品到算力服务器、射频通信芯片，各大...

2026年，半导体行业正面临着一个充满风险的悖论。人工智能驱动的强劲需求正将收入推向前所未有的高度，但这种繁荣也伴随着风险。该行业似乎把所有鸡蛋都放在了人工智能的篮子里，如果人工智能的繁荣持续下去，这或许无可厚非。但该行业也应该考虑如何应对人工智能需求放缓或萎缩的情况。 今日市场状况 全球半导体行业预计到2026年年销售额将达到9750亿美元，创历史新高，这主要得益于人工智能基础设施建设的蓬勃发展（图1）。 2025年，半导体行业的增长率达到22%，预计2026年将加速至26%，即使此后增速放缓，到2036年，年销售额仍有望达到2万亿美元。然而，这一创纪录的增长掩盖了一个显著的结构性差异。虽然...

0 导读 回望2026年这一关键节点，半导体行业在渡过周期性低谷之后，正迎来一场由人工智能（AI）——尤其是生成式AI（GenAI）——引领的结构性复苏与爆发。Omdia近期发布了一份题为《2026年半导体值得关注趋势》的研究报告，对这一产业变革时刻进行了细致剖析。报告明确指出，AI已不再局限于单一增长点的角色，而是已然成为驱动整个半导体产业发展的核心引擎。围绕破解算力瓶颈、突破存储壁垒、打通互联障碍这三大核心命题，存储技术、先进封装、汽车电子等关键领域正经历深刻的技术迭代，报告同时提及，2026年已形成未来三年半导体产业的七大关键趋势。 1 最核心观点：AI 重塑产业周期 打破历史周期：半导...

在世界经济 50 年长波周期的浪潮中，集成电路产业成为第五个周期的核心引擎，更是中国从 “富起来” 迈向 “强起来” 的关键抓手。面对全球 “脱钩断链” 的外部压力，以及产业自身发展的痛点，“十五五” 期间，构建自主可控的集成电路产业体系，成为中国科技发展的重中之重。 近日，《科技导报》发布的《构建自主可控的集成电路产业体系 ——“十五五” 期间对中国集成电路产业发展的思考与建议》一文，系统梳理了中国集成电路产业的发展历程、现状挑战，并为未来五年发展指明了方向。 文章提出六大核心举措，推动国内半导体产业向全球前三、自给率 80%、7nm 国产化等目标迈进。今天，我们就一起来解读这份重磅研究，看...

公众号记得加星标⭐️，第一时间看推送不会错过。 Marvell今日宣布扩展其多代 ZR/ZR+ 和相干 DSP 技术组合，推出业界首款 1.6T ZR/ZR+ 数据中心互连 (DCI) 可插拔芯片和 2nm 相干 DSP，该芯片具有媒体访问控制安全 (MACsec) 功能，可安全地扩展 AI 数据中心连接。 Marvell COLORZ 1600 是业界首款 1.6T ZR/ZR+ 可插拔光模块，采用 Marvell Electra 芯片，后者是业界首款 2nm 1.6T ZR/ZR+ 相干 DSP。Marvell 同时还推出了 Libra，这是业界首款 2nm 800G ZR/ZR+ 相干 ...

世界格局越来越乱，灯塔国一边打仗一边拉科技。软硬件全方位压制全球啊。3月份刚开始。 ✨ 一、台积电：先进制程领跑，扩产不停歇 作为全球芯片代工龙头，台积电近期全力推进2nm及更先进制程的布局，动作不断： 💡 资本开支创新高：2026年资本开支敲定520–560亿美元（同比增长27%–37%），其中70%–80%将投向2nm/1.4nm先进制程的研发与产能建设。 💡 2nm产能售罄：N2（2nm）未来两年产能已被头部客户锁定，订单排期至2027年Q2。 💡 新建2nm工厂：台南科学园区将新建Fab工厂，专产2nm，预计2026年Q2动工。 🤖 二、三星电子：AI工厂+存储转型双推进 三星兼顾存储...

3月5日，日本光学技术企业牛尾电机（Ushio Inc)于官微发布消息称，公司已完成对Rapidus株式会社（简称“Rapidus”）的第三方定向增资认购，相关出资手续已顺利完结。这一举措标志着Ushio将进一步深度参与日本下一代半导体的研发与制造生态。 牛尾电机在推文中表示，本次出资不仅是资本层面的合作，更是公司技术战略的重要一环。目前，Ushio正积极布局并强化先进封装领域的产品线，致力于解决该领域面临的技术课题。通过此次与Rapidus的合作，公司期望达成三大目标： 1、贡献产业基础： 助力日本先进半导体量产体系的构建。 2、洞察技术前沿： 加深对高端技术及市场动向的理解。 3、反哺产品...

全球芯片制造设备龙头ASML高层向透露，公司将在现有芯片制造设备产品线之外，规划先进封装工具等多款新产品，以抢占快速增长的人工智能（AI）芯片市场。这一战略调整标志着这家垄断极紫外光（EUV）光刻机市场的企业，正加速打破业务边界，向半导体产业链更多关键环节延伸，应对 AI 产业爆发式增长带来的设备需求变革。 ASML正寻求拓展极紫外光（EUV）领域以外的业务，包括进军先进封装工具市场 。该技术可将多个专用芯片通过键合工艺实现芯片堆叠/互联，形成高性能系统级封装（SiP），对 AI 芯片及高端内存（如 HBM 高带宽内存）的运行至关重要。随着 AI 芯片晶体管集成密度持续提升，单芯片架构已难以满...

去年5月下旬，小米自主研发设计的手机SoC芯片玄戒O1发布亮相。多款小米旗下产品都搭载了这颗芯片。 随着时间的推进，关于玄戒芯片现在也出现了新的消息。 新浪科技近日的一份报道中显示，小米计划每年推出一款新的手机处理器芯片。 据悉，小米总裁卢伟冰在接受采访时表示，这一计划体现出公司正加大力度向更高端技术领域拓展。 按照这份报道中的说法： 每年更新 SoC 是一项巨大工程，这一节奏与苹果类似。苹果通常每年都会推出新的 A 系列处理器。卢伟冰表示，这款芯片将首先搭载在今年在中国发布的一款新机上，之后也会应用到小米面向海外市场销售的手机中。 上个月的爆料中也提到过相关信息，即“供应链消息显示，小米玄戒...

说起现在的ARM芯片，不管是手机Soc，还是电脑用的芯片，都是CPU、GPU设计在一起的，然后集成在一颗芯片了。 而手机Soc里面则集成更多的东西，有CPU、GPU、DSP、ISP、NPU，基带芯片等等。 这样的好处是高度集成化，提高芯片之间的数据传输速度。 但是，随着芯片越来越强，工艺越来越先进，比如3nm、2nm、1nm这样的工艺下，这种设计也带来一个问题，那就是设计难度越来越高，因为晶体管越来越多的，出错的机率会大增。 同时在制造时，因为晶体管越多，结构就越复杂，制造难度也会大大的增加，那么率良就会降低。 此外，现在的芯片性能越强，发热越大，当众多的结构放到一起时，热量控制也越来越难了。...

3月5日消息，据韩国媒体The Elec报导，电动汽车大厂特斯拉（Tesla）将与三星电子洽谈，计划扩大新一代AI芯片AI6的晶圆代工订单。知情人士透露，双方高层预计本周会面，讨论将AI芯片AI6代工产量提高一倍以上。 2025年7月，三星电子宣布取得特斯拉大单，合约总金额高达22.8万亿韩元（约170亿美元），供应期限至2033年12月31日，合约为期8年。其中就包括将在德克萨斯州新晶圆厂以2nm制程为特斯拉生产最新的AI6芯片，当时敲定每月供应16,000片晶圆。 知情人士指出，特斯拉已向三星提出增产需求，希望将AI6芯片月产量增加24,000片，若谈判顺利，每月总产量将提升至40,000...

芯片这玩意儿，这些年大家都习惯了往小了做、往集成了做。 不管是手机里的处理器，还是电脑上的芯片，基本都是把CPU、GPU这些东西全塞在一块硅片上。手机芯片更夸张，还得塞进NPU、ISP、基带，恨不得把所有功能都集成进去。 这么做的好处显而易见：数据传输快，功耗好控制，体积还小。 但凡事就怕“但是”。 随着工艺推进到3nm、2nm甚至1nm，这种高度集成的路子，开始有点走不动了。 原因很简单：晶体管越多，设计就越容易出错。几百亿甚至上千亿个晶体管挤在一块指甲盖大小的芯片里，稍微有点偏差，整颗芯片就废了。制造难度也直线上升，良率上不去，成本就下不来。 还有一个要命的问题——发热。 CPU、GP...