台积电2023年北美技术研讨会于前几日举行，某知名机构对对从N3开始的台积电工艺节点路线图的更新进行了一系列总结，并提前通过架构展望了台积电2023的发展。
下一个主题是对从N3开始的台积电工艺节点路线图的更新。正如预测的那样，N3将是台积电FinFET系列中最成功的节点。N3的第一个版本于去年年底（Apple）投入生产，并将于2023年与其他客户一起推出。据报道，正在进行的N3x设计数量创下历史新高。
N3不仅易于设计，PPA和产量也超出预期。虽然机构听到有关N2的好消息，但仍然认为主流芯片设计人员会在相当长的一段时间内坚持使用 N3，并且生态系统也同意。
与此同时，竞争仍在3nm上进行。针对代工客户的Intel 3仍在进行中，三星3nm貌似被所有人“跳过”。机构还没有听说认识的客户成功流片到三星3nm。
以下是媒体发布会上台积电 N3 的成就：
N3是台积电最先进的逻辑工艺，按计划于2022年第四季度进入量产；N3E紧随N3之后一年，通过了技术鉴定，达到了性能和良率目标。
与N5相比，N3E在同等功耗下速度提升18%，同等速度下功耗降低32%，逻辑密度提升6倍左右，芯片密度提升1.3倍左右。
N3E已接获第一波客户产品流片，将于2023年下半年开始量产。
今天，台积电推出N3P和N3X以提升技术价值并提供额外的性能和面积优势，同时保持与N3E的设计规则兼容性以最大限度地提高IP重用率。
自成立以来的前3年，N3和N3E的新流片数量是同期N5的5到2倍，这是因为台积电的技术差异化和准备就绪。
N3P：提供额外的性能和面积优势，同时保留与N3E的设计规则兼容性，以最大限度地重用 IP。N3P计划于2024年下半年投产，与N3E相比，客户将看到在相同泄漏下速度提高5%，在相同速度下功耗降低 5-10%，芯片密度增加1.04倍。
N3X：N3X针对HPC应用程序进行了专业调整，提供额外的Fmax增益，以在与泄漏适度权衡的情况下提高过载性能。这意味着在1.2V的驱动电压下，速度比N3P高5%，芯片密度与N3P相同。N3X将于2025年进入量产。
今天，台积电在3nm上推出了业界首个Auto Early技术，称为N3AE。N3AE将于2023年面市，提供基于N3E的汽车工艺设计套件(PDK)，并允许客户在汽车应用的3nm节点上启动设计，从而在2025年实现完全符合汽车标准的N3A工艺。
该机构认为，台积电N3会被人津津乐道很多年。不仅仅因为台积电兑现了他们的承诺，所以这是一场完美的半导体风暴。结果是一个非常专注于N3的行业生态系统，绝对无法击败。
以下是媒体发布会上台积电N2的成就：
N2 量产的目标是2025年；N2P和N2X计划于2026年推出。
纳米片晶体管的性能已经超过了台积电技术目标的80%，同时展示了出色的电源效率和更低的Vmin，非常适合半导体行业的节能计算范式。
台积电在流行的ARM A715 CPU内核的物理实现中使用了N2设计抵押品来衡量PPA改进：在相同的功率下实现了13%的速度增益，或者在大约0.9V的相同速度下实现了33%的功率降低，与N3E高密度2-1鳍片标准电池。
作为台积电N2技术平台的一部分，背面电源轨在基准技术之上提供额外的速度和密度提升。
背面电源轨最适合HPC产品，将于2025年下半年上市。
通过减少IR压降和信号RC延迟，将速度提高10-12%以上。
通过前端的更多布线资源将逻辑面积减少10-15%。
对设计和支持生态系统来说确实是一个挑战，这为台积电提供了非常强大的优势。
台积电架构展望2023
晶体管架构已经从平面演变为FinFET，并且即将再次转变为纳米片（nanosheet）。
除了纳米片，台积电还将垂直堆叠的NMOS和PMOS（称为CFET）视为未来的关键工艺架构选择之一。
台积电预计，在考虑布线和工艺复杂性后，密度增益将下降5到2倍。
除了CFET之外，台积电还在碳纳米管和二维材料等低维材料方面取得了突破，可以实现进一步的尺寸和能量缩放。
根据记录，台积电已经部署了288种不同的工艺技术，并为532家客户制造了12698种产品，而且还在不断增加。（校对/武守哲）
