多芯片堆叠封装技术(下)

来源:长电科技 #长电科技# #封装#
1.7w

上期文章多芯片堆叠封装技术(上)中,长电科技带您了解了多芯片堆叠封装技术的优势,以及芯片减薄、切割等多芯片堆叠封装的关键工艺。本期,我们继续向您介绍芯片贴合等关键工艺,以及多芯片堆叠工艺的控制等内容。

多芯片堆叠封装关键工艺之芯片贴合

1、芯片位置精度

由于多芯片堆叠的缘故,芯片贴合位置与芯片和芯片间的距离控制成为了工艺要点和难点。高精度贴合机台的引入,使得阶梯状一次性多芯片贴合精度可以保证在(+/-15um),可以有效地降低工艺良率损失,以实现可量产的多芯片堆叠技术(如图5)。


图5 多芯片堆叠中的芯片贴合位置

2、超薄芯片拾取

超薄芯片拾取:受限于芯片厚度,采用传统的顶针从芯片载膜(DAF)上剥离芯片,应力集中在只有1.5mil(38um)的芯片上,几乎成为了不可能完成的任务。因此,针对超薄芯片的拾取,专门的治具被开发出来。主要的功能是通过多步平台凸起将芯片从芯片载膜(DAF)上剥离。相比传统顶针,它将应力从点分散到面,从一步顶换改为多步顶。有效改善了超薄芯片的芯片隐裂问题。

多芯片堆叠工艺的管控

1、翘曲(Warpage)问题改善

晶圆经研磨后厚度要求越来越薄,形变会导致晶圆无法继续后工序的作业,使得加工后的晶圆翘曲控制成为难题。通过SDBG和DBG,同时使用抛光工艺,释放晶圆表面应力,改善晶圆翘曲的情况。

2、异物、颗粒物的影响

尽管目前的无尘车间级别已经达到1k级(微尘数量被严格控制在每立方米1,000个以内),封装车间中的异物、颗粒物对于超薄芯片来说,在每个工序中都是很大的威胁。如下图6,异物或颗粒落在芯片上,受到外力挤压的情况下,就会导致芯片隐裂。

图6 异物、颗粒物带来的问题

因此,在关键工序(芯片相关),增加了负压设备HEPA环境,从而避免异物或颗粒落在芯片表面。针对机台加盖,起到了双重防护的作用。另外在芯片存放和运送中,使用指定料盒、推车和干燥柜。对指定料盒、推车和干燥柜加强定期清洗频率均可减少异物、颗粒物的影响。

作为全球第三,中国大陆第一的芯片成品制造企业,长电科技始终对技术的研发和创新作为公司的重点发展战略,并取得一系列成果。长电科技拥有3,200多项专利技术(截止2021年12月31日),荣获2020年度国家科学技术进步一等奖,在半导体产业中始终发挥着行业龙头,技术引领的作用。

展望未来,长电科技将继续强化创新,在芯片行业不断向精益化发展的过程中,研发包括多芯片堆叠封装技术等芯片成品制造技术,优化产品质量,不断提升自身的技术能力和服务能力,从而促进整个行业的发展。

关于长电科技

长电科技是全球领先的集成电路制造和技术服务提供商,提供全方位的芯片成品制造一站式服务,包括集成电路的系统集成、设计仿真、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试并可向世界各地的半导体客户提供直运服务。

通过高集成度的晶圆级(WLP)、2.5D/3D、系统级(SiP)封装技术和高性能的倒装芯片和引线互联封装技术,长电科技的产品、服务和技术涵盖了主流集成电路系统应用,包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。长电科技在全球拥有23,000多名员工,在中国、韩国和新加坡设有六大生产基地和两大研发中心,在20多个国家和地区设有业务机构,可与全球客户进行紧密的技术合作并提供高效的产业链支持。

有关更多信息,请访问 www.jcetglobal.com。

责编: 爱集微
来源:长电科技 #长电科技# #封装#
THE END
关闭
加载

PDF 加载中...