• 收藏

  • 点赞

  • 评论

  • 微信扫一扫分享

展锐生态峰会 | 长电科技陈栋:多维扇出型晶圆级集成技术

来源:爱集微

#长电科技#

#半导体封装#

#FO WLP#

09-16 22:45

集微网消息,9月16日,展锐“UP·2021展锐线上生态峰会”正式举行。在《半导体先进制造技术创新》技术分论坛上,长电科技技术开发总监陈栋发表演讲,对FO WLP(Fan-Out Wafer Level Packaging,扇出型晶圆级封装)及其发展趋势与挑战进行了介绍。

长电科技技术开发总监陈栋

陈栋表示,封装是芯片与PCB之间的桥梁,随着先进制程节点的不断推进,封装技术正在向更高密度和更高集成度发展,尤其是摩尔定律正面临成本与制程的瓶颈,“超越摩尔”(More  than Moore)被业内普遍接受,封装变得越来越重要。

在这个过程中,如WLCSP(FI WLP),FO WLP,2.5D,3D为代表的晶圆级先进封装技术加速了封装和半导体技术的进步。

FO WLP的关键特性在于:线路及管脚超出芯片范围、使用塑封料包覆芯片及利用RDL(重布线层)进行连接。按封装体计算,2020-2024年扇出型封装出货量将以15.5%的年复合增长率增长,到2024年达到344亿个;按晶圆计算,同一时期年复合增长率达29.7%,2024年将达到383万片12英寸当量晶圆;FOWLP主要用于通信、消费、汽车、高性能计算和工业领域。

随后,陈栋对常规密度扇出封装(2D)(Standard-density Fan Out)(2D)、超高密度扇出封装(2.5D)(Ultra High-density Fan Out)(2.5D)、层叠型扇出封装(3D)(Package on Package Fan Out)(3D),以及长电科技XDFOI™全系列极高密度扇出型封装解决方案进行了介绍。

对于扇出型封装发展趋势以及面临的挑战,陈栋表示,更高的RDL密度、更多的RDL层数、更小的凸块间距、更大的扇出尺寸以及先进架构是扇出型封装当下的发展趋势,而良率控制、检验、性能、可靠性,以及成本均是扇出型封装面临的挑战。(校对/holly)


责编: 乐川

思坦

作者

微信:

邮箱:

作者简介

半导体产业观察者

读了这篇文章的人还读了...

关闭
加载

PDF 加载中...