维持向下兼容性　PCIe 3.0问世

PCI工作小组(PCI-SIG)最近公布 PCIe Base 3.0 规格； PCIe 3.0架构的 I/O 技术，包括128bit/130bit的编码方案以及8GT/s的数据传输速率，互连带宽是PCIe 2.0规格的两倍。PCIe 3.0还维持与旧版PCIe架构的向下兼容，适用的拓朴形态包括服务器、工作站、桌面计算机、行动PC、嵌入式系统与各种外围设备。

PCI- SIG表示，以8GT/s的数据传输速率为基础，意味着PCIe 3.0架构产品带宽，可能达到单线(x1)配置每秒1GB，或是扩充到以16线(x16)配置、每秒32GB。该组织并指出，新版规格整合了众多通讯协议与软件层(software layers)的增强功能，涵盖数据重用提示(data reuse hints)、原子作业(atomic operation)、动态功率调整机制(dynamic power adjustment mechanism)、延迟容忍报告(latency tolerance reporting)、松散交易定序(loose transaction ordering)、I/O页面错误等等支持平台省电性、软件模块灵活性与架构可扩展性的延伸功能。

「每新一代的PCIe规格带宽都是前一代规格的两倍；」Insight 64研究院士Nathan Brookwood在PCI-SIG所发表的声明中表示：「最新版PCIe的架构师与设计师将标准往前推进的同时，又保留了对前两代PCIe标准的向下兼容性，很难得有一种标准是能如此不中断地跨越三个演进周期。」PCIe Base 3.0规格目前已可提供PCI-SIG组织成员在线下载(http://www.pcisig.com/specifications /pciexpress/base3/)。

(参考原文： PCI-SIG releases PCIe v3.0 specification，by Peter Clarke)